当前，全球人工智能与高性能计算产业进入爆发期，算力需求的激增正驱动高端芯片向更大尺寸与更高传输速率演进。作为芯片与电路板之间的核心枢纽，封装基板承担着电气互联、信号传输与结构支撑等重要功能。随着元件密度提升和基板尺寸不断扩大，材料热膨胀差异导致的翘曲、高频信号传输损耗以及制程精度控制等问题，成为先进封装制造面临的重要挑战。

　　拥有19年半导体基板制造经验的技术管理者吴冠毅，始终专注于先进封装基板技术研发与制造，其技术实践涵盖材料开发、制程优化、设备验证、量产导入、客户技术支持及新工厂建设等多个关键环节，形成了贯穿研发、制造与规模化交付的技术实践路径。依托这一跨环节的工程经验，他持续推进先进封装技术在材料、工艺、设备和制造体系之间的协同优化，并推动研发成果向稳定量产转化。

　　高端芯片对基板尺寸与布线密度的要求不断攀升。业界传统封装基板设备能力长期受限于120x120毫米以下。为满足AI芯片更大规模的I/O连接数与凸点数量需求，吴冠毅带领团队投入130x130毫米及150x150毫米超大尺寸基板的开发工作。尺寸放大直接加剧了翘曲控制与良率挑战，传统轨道与夹具设计难以兼容。在150x150毫米规格的评估中，他系统梳理了后段设备机械限制，针对大尺寸压平与电测能力瓶颈，将传统的全板压平与电测流程改为单颗作业，规避了夹具对板边的压伤。同时，面对C4区域面积过大超出设备一次压平能力的问题，他提出分次压平与Round bump出货的解决方案，从工艺与设计两端确保了量产可行性。

　　为进一步压缩基板厚度以提升布线密度，他将目光投向超薄Core载板制程。当Core板厚缩减至0.15毫米与0.2毫米时，传统机械钻孔的精度与稳定性已难以满足要求。他主导引入镭射X型通孔结合电镀填孔工艺，取代原有的机械钻通孔与树脂塞孔。通过反复的DOE实验，团队成功将镭射孔径控制在100±10微米，孔腰直径维持在40至60微米，实现了Dimple小于8微米且无空洞的填孔效果。针对超薄板在产线上的搬运难题，他推动在去棕化与DES线体增加架桥设计，打通了全流程生产能力。

　　高频高速信号传输对基板介质材料的损耗特性提出了严苛要求。吴冠毅从材料选型环节入手，主导导入低热膨胀系数的E795GLH Core材料，以缓解热应力引发的形变；同时引入低损耗因子的GL107 ABF材料，优化高频信号完整性。在阻焊材料方面，他选用SR-FA与SR-FN系列，专项提升基板在高加速温湿偏压测试下的可靠性表现。

　　随着先进封装向更高集成度演进，将被动元件甚至主动晶片埋入基板内部，正成为一个重要的技术趋势。在与全球知名AI芯片巨头联合开发下一代GPU的项目中，吴冠毅统筹推进A，B，C和D四种版本工艺路线。不仅完成了水平内埋方案的多次可靠性验证，更在极具挑战的垂直内埋项目中，将上千颗电容垂直嵌入基板核心层中，并顺利完成概念验证。此外，在与国内顶级科技企业合作的项目中，他从零搭建产线，统筹多台新设备的导入与ESD防静电体系建置，为电源管理架构的革新提供了底层制造支撑。

　　技术突破最终需要转化为稳定的规模化产能。在量产转化环节，吴冠毅注重工序工时的精确评估与自动化升级。针对传统BGA基板成型依赖人工放置盖板导致外观易划损的问题，他作为第一发明人研发了连续式自动化基板成型的加工系统，并获得实用新型专利授权。该系统通过视觉检测与真空吸附装置的联动，实现了自动堆叠、切割、清洗与烘干，大幅提升了生产效率与良率。

　　在新设备导入与量产转化环节，吴冠毅建立了一套系统化的验收标准与流程管控体系。他将技术指标确认、量测系统分析与制程能力评估纳入统一管理。通过完善设备验收规范、多阶段验证机制以及标准化作业流程，新导入设备能够满足先进封装对加工精度、生产稳定性及一致性的要求，也为后续产品量产提供了可靠的制造基础。

　　AI时代的算力竞争不仅依赖芯片设计能力，也离不开先进制造体系的持续支撑。封装基板作为连接芯片与系统的重要载体，其材料体系、制程能力和量产水平直接影响高性能芯片的规模化应用。十九年来，吴冠毅始终扎根半导体基板制造一线，在微观的材料界面与宏观的产线运营之间寻求最优解，从攻克超大尺寸基板的翘曲控制，到推进超薄Core制程的设备改造，再到内埋式先进封装的量产落地，不断积累跨研发与制造的工程经验。随着AI、高性能计算及先进封装产业持续发展，兼具研发、量产导入和制造整合能力的技术人才，对于提升先进封装制造能力和增强半导体供应链韧性的重要性日益凸显，而吴冠毅长期积累的工程实践，也将继续为先进封装技术的产业化发展提供专业支撑。